VenusA RD EVB 开发板

概述

VenusA RD EVB 是基于 CSK7004J8U 的参考设计评估板。

板型标识：venusa_rd_evb
搭载芯片：CSK7004J8U （16MB PSRAM + 16MB Nor Flash，QFN64）

VenusA RD EVB 评估板外观图（标注序号说明见下表）

Warning

该板为 QFN64 封装，可用 IO 少于外设需求，存在大量引脚共用、跳线选择和总线共享。移植前请务必阅读板级目录下 README.md 的”引脚共用与冲突”一节，未确认跳线状态直接运行 sample 可能导致外设不工作或互相干扰。

接口与组件

序号	接口/组件	说明
1	屏幕 RGB 接口	40PIN FPC，24bit RGB 接口按 RGB565 接线；含背光和 SPI 配置口
2	摄像头 DVP 接口	22PIN FPC，板载 GC032A，兼容 GC0328
3	功能选择跳线	2×3，PA00 三选一：PA_EN / 摄像头 PWDN / LCD_RST
4	触摸接口	6PIN FPC，I2C 触摸（VCC/GND/SCL/SDA/INT/RST）
5	焊接跳线	PA01↔TP_INT、PA30 DVP_D10↔RGB_DE、SDIO_DAT2↔IR
6	I/O 扩展排针	2×30，引出 PA00~PA31、PB00~PB03、SDIO、UART0、BOOT、RST 及电源（每根线带 TVS）
7	TF 卡槽	MicroSD 卡座，SDIO 4bit
8	通道 1 切换开关	MIC1 通道选择：真实硅麦或喇叭硬回采（AEC）
9	ADC 按键	三键共用 PB02 电阻梯
10	扬声器接口	PH-2P，ANT8110S D 类功放，~2.5W@4Ω
11	电源开关	主电源开关，丝印 POW，控制整板 5V 输入
12	USB 接口	Type-C 16PIN，供电；经 CH343P 转串口，日志输出和固件烧录
13	BOOT 按键	拉低 PB5 后上电、或按复位后松开，进入 BOOT 烧录模式
14	RST 按键	短按复位
15	麦克风	两颗 MEMS 硅麦（MIC0 / MIC1），兼容驻极体
16	LED 选择跳线	2×3，RGB LED 三通道分别接 TF_D1 / TF_D2 / TF_D3
17	RGB LED	三色 LED，经 J47 由 TF 数据线驱动

电源

电源域	电压	来源	说明
5V_IN / VBUS	5V	Type-C（SS24 防反灌 + OVP）	系统输入
DC3V3	3.3V	ETA7014 降压 + PWR-3V3	芯片 VCC（2.7~3.6V）、外设主电源
VDD_IO2	1.8V	U25 SWITCH	IO 电源域 2
VDD_CORE	0.9V	U25 SWITCH	内核电源
AVDD_AUD	2.2~2.7V	芯片内部输出	音频模拟域

引脚分配

串口（UART）

串口	引脚	功能	功能码	说明
UART0	PAD_B[5] / PAD_B[4]	TX / RX	2	经 CH343P 到 Type-C，日志 + 烧录；TX 与 BOOT 按键同脚

I2C

总线	SCL	SDA	功能码	说明
I2C1	PAD_B[0]	PAD_B[1]	8	摄像头 SCCB + 触摸屏共用，板上 2.2K 上拉

DVP（摄像头）

信号	引脚	芯片功能	功能码
HSYNC / VSYNC / PCLK	PAD_A[21-23]	vic_h_sync / vic_v_sync / vic_pixel_clk	13
D4~D11	PAD_A[24-31]	vic_pixel_data4~11	13
MCLK	PAD_B[3]	vic_clk_out	13

传感器为 8bit 输出，接到芯片 DVP 的高 8 位。

RGB LCD

RGB 相关引脚统一使用功能码 21：

信号	引脚	芯片功能
PCLK	PAD_A[2]	clk_rgb_out
R7~R3	PAD_A[3-7]	dr7~dr3
G7~G2	PAD_A[8-13]	dg7~dg2
B7~B3	PAD_A[14-18]	db7~db3
HSYNC / VSYNC	PAD_A[19-20]	hsync / vsync
DE	PAD_A[30]	de（需短接 H7）

CN3 是 24bit RGB 连接器，实际按 RGB565 接线，低 8 位（R0~R2 / G0~G1 / B0~B2）直接接地。
屏初始化 SPI（CS / SCL / SDI）由 SDIO_DAT3 / SDIO_CLK / SDIO_CMD 驱动，与 TF 卡共用。
背光经 22R 直接接电源和地，无 PWM 调光通道。

其他外设

SDIO：PAD_SDIO[0-5]（6 引脚），TF 卡 4bit；复用为 GPIO 时对应 "gpiob" 设备的 GPIOB 10~15
ADC：PAD_B[2]，ADC 按键（AON 域模拟功能）
PWM：无固定分配，可通过功能码 11 输出到任意 PAD_A 引脚（如 PAD_A[14] = gpt_pwm_0）
音频：MIC0/MIC1 差分输入、LIN_OUTP/N 差分输出、PA_EN 位于 PAD_A[0]
cJTAG：PAD_A[0] / PAD_A[1]（Function 0），与 PA_EN / TP_INT 物理复用

引脚共用速查

序号	跳线	作用	注意
3	J53	PA00 三选一：PA_EN / 摄像头 PWDN / LCD_RST	三对不可同时短接；接任一对则 cJTAG TCK 失效
5	H6	PA01 ↔ 触摸 INT	与 cJTAG TMS 共线，调试时触摸不可用
5	H7	PA30：DVP_D10 ↔ RGB_DE	屏用 DE 模式时，RGB 与 DVP 只能分时
5	H9	SDIO_DAT2 ↔ IR	与 TF 卡 4bit 模式冲突
8	J17	MIC1 ↔ 喇叭硬回采	二选一
16	J47	RGB LED ← TF_D1 / TF_D2 / TF_D3	点灯即占用 TF 数据线

Note

使用 J-Link 调试时，J53 三对跳线帽必须全部拔掉，H6 也需断开。其中 J53 5-6（LCD_RST）尤其不可短接——该网络上有 2.2nF 对地电容，会直接压垮 cJTAG 时钟线。软件侧还需在应用中重写 lisa_gpioa_pinmux() 保住 PA00 的 cJTAG 功能，详见调试口引脚占用。

完整引脚功能表

见板级目录下的 README.md，其中包含逐引脚的原理图网络名、主功能、复用功能和连接外设对照表。